D. Verma, B. S. Rikan, K. Shehzad, S. J. Kim, D. Khan, V. Kommangunta, S. A. A. Shah, Y. G. Pu, S. -…
페이지 정보
작성자: 관리자 댓글: 0 조회수: 183 날짜: 2023-03-30본문
저자 : D. Verma, B. S. Rikan, K. Shehzad, S. J. Kim, D. Khan, V. Kommangunta, S. A. A. Shah, Y. G. Pu, S. -S. Yoo, K. C. Hwang, Y. Yang and K. -Y. Lee
논문명 : A Design of 44.1 fJ/Conv-Step 12-Bit 80 ms/s Time interleaved Hybrid Type SAR ADC With Redundancy Capacitor and On-Chip Time-Skew Calibration
게재지 : IEEE Access
게재정보 : vol. 9. pp. 133143
게재일자 : 2021-09
분류 : SCIE(IF:3.476)
연구실 : AADL,MCS,IC lab
논문명 : A Design of 44.1 fJ/Conv-Step 12-Bit 80 ms/s Time interleaved Hybrid Type SAR ADC With Redundancy Capacitor and On-Chip Time-Skew Calibration
게재지 : IEEE Access
게재정보 : vol. 9. pp. 133143
게재일자 : 2021-09
분류 : SCIE(IF:3.476)
연구실 : AADL,MCS,IC lab